电源同步整流 vs Schottky 肖特基二极管 MOSFET 效率选型指南 2026

一台 240W 桌面适配器从实验室返修时效率只有 89%，输出整流二极管烫到无法触碰——比板上其余区域高出 12°C。修复没动变压器、没改 PFC 级、没换控制器。工程团队仅把副边肖特基二极管换成同步整流（SR） MOSFET 加一颗 SR 控制器，同一台机器实测效率升到 94%，整流器温度降 12°C。这一处替换就是 80 PLUS Bronze 级与 Platinum 等效级数字之间的差距，而它完全发生在电源把交流变直流的输出整流环节。

本篇讲电源同步整流 vs Schottky 肖特基二极管 MOSFET 效率选型——位于LLC 谐振 vs 硬开关拓扑选择下游一级、与 GaN vs 硅开关管材料选择同一器件代际的输出端决策。拓扑决定怎么变换，整流决定怎么把结果干净地收下来。

为什么 80 PLUS Platinum 与 Titanium 必须用同步整流

效率等级胜负以零点几个百分点计，而输出整流器正是单项导通损耗最大的藏身之处。在 5V/20A 输出中，每只二极管都把正向压降乘以满载电流——直接转化为热量的瓦数，每周期都在发生。在 Platinum 和 Titanium 等级（全负载 ≥92% 与 ≥94%）下，单这一项损耗就可能决定能否过线。同步整流在此是事实上的必备——没有任何肖特基二极管的正向压降低到能为预算其余部分留出余量。

整流方案三代演进：PN 二极管、肖特基、同步整流

输出整流经历三个阶段，每代都把压降——从而把损耗——大致砍半：

PN 二极管浪费最多，肖特基减半，而 SR MOSFET——只压降电流与导通电阻之积——再降一个数量级。成本与复杂度同步攀升，这正是选型不能自动化的原因。

肖特基势垒二极管（SBD）详解

肖特基用金属-半导体结替代硅 PN 结，带来两个决定性特征：正向压降低至 0.3–0.5V（PN 约 0.7V），以及几乎可忽略的反向恢复电荷（Qrr）——导通靠多数载流子，关断时无需抽走存储少子电荷。这让 SBD 成为快速、干净的开关器件，很适合高频整流。

它的弱点同样源自结构。肖特基的反向漏电比 PN 大，随温度和反向电压急剧上升——接近额定阻断电压处发热运行时有热失控风险。它最适合高压、低电流输出（12V、24V、48V 及更高），固定 0.3–0.5V 压降只占输出很小一部分。但在 5V 轨上，同样 0.4V 占输出 8%，这正是 SR 接管的临界点。

同步整流（SR）详解

同步整流用一只N 沟道 MOSFET替代二极管，在电流自然流动的方向导通并在应导通时主动开通。MOSFET 导通态是一只小电阻，两端电压 Vds = Iout × Rds(on)——20A 下 3mΩ 器件仅 60mV，肖特基则 400mV。并联或选更低 Rds(on) 型号可继续降损。

每只 SR MOSFET 还自带源漏之间的体二极管（Body Diode）。这很关键：栅极关断瞬间及死区期间，体二极管像普通（约 0.8V）二极管承担输出电流。它是安全网而非工作通路；SR 设计的精髓就是让电流尽量待在低阻沟道、远离体二极管。因此栅极驱动时序才是核心工程难题，而非 MOSFET 本身。

SR 驱动方案三大体系：自驱动、控制驱动、专用 SR 控制 IC

产生 SR 栅极信号有三种方式，在可靠性与简洁度之间权衡：

自驱动 SR 最便宜——栅极直接取自辅助绕组——但跟随变压器电压而非实际电流，burst 模式和轻载下会误动作。控制驱动 SR 把时序绑定到原边 PWM，以适中成本改善协调。专用 SR 控制 IC（UCC24612、NCP4308 等为常见行业通用参考型号，仅作范例）检测 MOSFET 自身 Vds 判断导通并自适应切换——最稳健，是高效设计的标准做法。三益高功率平台正是出于这一可靠性余量采用控制 IC 方案。

死区时间与直通防护

在两器件交替工作的 SR 设计中（中心抽头或全桥副边的两个半边），两者绝不能同时导通。若来通开关在去通开关尚未完全关断前就开通，会在绕组上造成瞬时短路——直通（shoot-through）——电流尖峰可能烧毁 MOSFET。防护手段是死区时间：刻意留出的间隙，通常 50–200ns，期间两栅极都为低电平。

死区是平衡而非越大越好。太短有直通风险；太长则迫使体二极管以约 0.8V 而非 60mV 承担电流，增加损耗、部分抵消 SR 效率。把死区针对具体 MOSFET 与频率优化，是 SR 设计中杠杆率最高的调试步骤之一。

Rds(on) 与电流的工程匹配

选择 Rds(on) 是导通损耗、开关损耗（低 Rds(on) 栅极电荷更大）、电压裕量与成本的平衡。两条规则锚定选型：器件至少要能阻断峰值反向电压的 1.5 倍，并须考虑 Rds(on) 在 100°C 时较 25°C 上升约 30%。按冷态规格选的器件现场会更热、损耗更大。

这些范围旨在把整流损耗压到输出功率 1% 以下；热预算紧张时应收紧，并用副边峰值反向摆幅加振铃裕量核对电压等级。

SR 在不同拓扑中的应用：LLC、反激、正激、半桥/全桥

SR 位置取决于变换器：

• LLC 谐振 — SR 替代中心抽头或推挽整流的副边二极管。LLC 对 SR 尤其友好，准正弦副边电流干净过零，给出明确关断点（近 ZCS）。
• 反激（Flyback） — SR 替代单只输出肖特基。电流断续且边沿陡、时序更难，好的 SR 控制 IC 更重要。
• 正激（Forward） — 需两只 SR MOSFET：一只正向导通、一只续流，二者同步。
• 半桥/全桥 — 全桥副边整流变为四只同步 SR MOSFET，最复杂，但电流最大、SR 回报最高。

SBD 与 SR 并排选型对比

当输出工作点确实临界时，应跨所有维度权衡两种技术，而非只看效率：

决策准则：电压高、电流适中处选 SBD；导通损耗主导效率预算处一律选 SR——即每一条 Platinum/Titanium 级低压大电流轨。

SR 与 GaN/SiC 整流

SR 与宽禁带器件互补而非竞争。极高开关频率（进入 MHz 区间）下 GaN SR MOSFET 日益普及，其极小栅极电荷和接近零的反向恢复适配快速软开关级。SiC 主导高压整流（如 1200V 母线轨），那里硅阻断能力不足。主流 5V–48V AC-DC 输出则硅 SR MOSFET 仍是主力——GaN 与 SiC 是拓展边界而非取代，与我们 GaN vs 硅指南的器件材料谱系一致，只是应用到整流器。

五个常见 SR 设计陷阱

1. 自驱动 SR 在 burst 模式误动作 — 轻载下驱动栅极的变压器电压不稳，误开通 SR 引起反向电流。需用控制 IC。
2. SR 控制器 Vds 阈值设得太严 — 阈值过激进会漏掉低载导通，把电流逼进体二极管。应按负载范围整定。
3. 寄生电感导致关断振铃 — 杂散回路电感在 SR 关断时与 MOSFET 电容振荡；RC 缓冲加紧凑布线可抑制。
4. Kelvin 源极错接 — 栅极驱动回流接到功率源极焊盘而非 Kelvin 源极，会把开关噪声注入栅极回路引发误触发。务必采用 Kelvin 源极。
5. 重载下体二极管反向恢复 — 若死区迫使体二极管导通，其下次开通时的反向恢复会产生 EMI 尖峰。应尽量减少死区体二极管导通并加缓冲。

三益同步整流产品生态

三益高功率适配器与充电器产品线围绕带专用 SR 控制 IC 的同步整流构建，目标在全负载范围达到 92–96% 效率（等效 80 PLUS Platinum）。HP 系列高功率桌面适配器（最高 240W）与 APN 系列桌面适配器在副边采用 SR，使大电流下整流损耗与温升保持低位。面向多口大电流充电的 SY-C260W 智能充电器与更高功率的 SY-C500W 充电器在输出端把高效后级与同步整流配合。SR 助力的输出纹波控制详见输出纹波与噪声（PARD）测量指南。

常见问题 FAQ

同步整流一定比肖特基二极管好吗？ 不一定。SR 在低压大电流输出（5V/12V、几十安）上压倒性占优，那里二极管固定正向压降占输出很大比例。高压低电流轨上肖特基 0.3–0.5V 压降只占输出很小百分比，其简单、低成本往往胜出。要让技术匹配输出工作点。

自驱动 SR 为什么在轻载下不可靠？ 自驱动栅极跟随变压器电压而非实际电流。burst 或极轻载下绕组电压断续且时序错乱，可能在反向导通期误开通 SR。检测 Vds 的 SR 控制 IC 读取真实导通状态，全负载保持可靠。

死区时间设多少合适？ 通常 50–200ns，针对具体 MOSFET 与频率整定。太短有直通风险；太长迫使体二极管以约 0.8V 承担电流、增加损耗。应针对器件实验优化，而非照抄固定数值。

12V 输出值得上 SR 吗？ 较大电流下通常值得。12V/10A 时肖特基约 0.4V × 10A = 4W，而 6mΩ SR 约 0.06V × 10A = 0.6W——提升可观。低电流（几安）时节省缩小，肖特基可能更简单、更便宜。请按电流核算。

SR 控制 IC 怎么选？ 让控制器匹配拓扑（LLC、反激、正激）、开关频率、Vds 检测阈值范围及 MOSFET 所需栅驱强度。UCC24612、NCP4308 等是常见参考范例；优先自适应 Vds 检测并使阈值适配负载范围。